

# 特集 二重側壁保護膜を用いた新しいディープRIE技術の開発\*

## A New Deep Reactive Ion Etching Process by Dual Sidewall Protection Layer

大原 淳士   加納 一彦   竹内 幸裕   大矢 信之   大塚 義則   秋田 成行  
 Junji OHARA   Kazuhiko KANO   Yukihiko TAKEUCHI   Nobuyuki OHYA   Yoshinori OTSUKA   Shigeyuki AKITA

This paper describes a new deep reactive ion etching (D-RIE) process which drastically improves the aspect ratio of the etched trench. The conventional D-RIE process obtains the high aspect ratio trench etching with the protection layer, such as a polymeric layer. The etching anisotropy is limited in this process because this protection layer prevents not only lateral etching, but also vertical etching. In contrast, the new process we developed intensively prevents lateral etching with a dual protection layer consists of a polymeric layer and a SiO<sub>2</sub> layer on the trench sidewall. Therefore the etching anisotropy and the aspect ratio can be improved. Furthermore, this process can only be performed by switching the introducing gas into the etching chamber.

**Key Words :** Sensor, Trench, D-RIE, Aspect ratio

### 1. 序論


微細加工が可能な半導体プロセスを用いてセンサ構造体を形成する「半導体センサ」は、既存のセンサを小型、低コストで高機能なものに置き換えられるポテンシャルを秘めており、自動車関連でもいち早く実用化されつつある。すでに、歪みゲージを用いた圧力センサや、エアバッグ用の加速度センサ等が量産化されてきた。ここ数年の動きとして加速度センサや、車両が回転したときの角速度を検出するジャイロは、より小型化が可能な容量式に替わりつつある。

この容量式では櫛歯状の固定電極と可動電極が対向しており、加速度等の検出物理量により電極間隔が変化するので、その静電容量変化で検出する構造をとっている。この静電容量を決めるのは電極の間隔とその厚さの比であり、これはアスペクト比と呼ばれている (Fig.1)。

このアスペクト比によって検出部分の単位面積当たりの静電容量が決まる。従って、静電容量の要求スペックが一定であれば、アスペクト比を高くとるほどセンサエレメント(検出)部分の専有面積を縮小させることができる。

製造プロセスからみた場合、このような櫛歯構造はSi基板にマスク材を堆積して、所定の場所に溝(トレンチ)を形成するトレンチエッチング技術によって形成される。先の櫛歯状電極の厚さと間隔は、トレンチの深さと幅に相当する。つまり、トレンチエッチング技術は容量式半導体センサを小型化する上で、キーと

なる要素技術である。ここ2~3年、高アスペクト比トレンチエッチング技術、およびこの技術を応用した各種デバイス開発が半導体センサの分野で急速に普及しつつあり、この分野はD-RIE(Deep Reactive Ion Etching)技術と呼ばれている。



Aspect ratio: Thickness/Gap  
 Fig. 1 Capacitive accelerometer

本論文では、D-RIE技術において従来プロセスでは高アスペクト比化に限界があることを明らかにしたうえで、その要因を抑制する新しいプロセス技術に関して述べる。

### 2. 従来のD-RIE技術とそのアスペクト比限界

近年D-RIE技術は、「ASE(Advanced Silicon Etching)プロセス」と呼ばれる異方性エッチングプロセスにより大きく進歩した<sup>1)2)</sup>。このプロセスは、トレンチが

2000 IEEE. Reprinted, with permission, from "The 13th Annual International Conference on Micro Electro Mechanical Systems (MEMS 2000)"; 1/2000, held in Miyazaki, Japan, "A New Deep Reactive Ion Etching Process by Dual Sidewall Protection Layer" より和訳し、一部加筆して転載

所望の深さに達するまでエッチングステップと、フロロカーボン系のポリマー膜を保護膜として堆積する保護膜堆積ステップを交互に繰り返している。このプロセスは、トレンチ側壁面の保護とエッチングが独立しているため、エッチングと保護を同時に行うプロセス<sup>4)</sup>に比べてエッチングの異方性が向上する。

しかしながら、このプロセスを用いてもアスペクト比の限界は存在する。高密度プラズマを生成できるICP(Inductively Coupled Plasma:誘導結合型プラズマ)エッチャーを用いてこのプロセスを実行した報告例でのトレンチアスペクト比は典型的には20~30<sup>5),6)</sup>である。また、我々がこのプロセスを用いて実験的に検証した結果では、得られたトレンチのアスペクト比は23であった。

そこでまず、従来のASEプロセスでエッチングしたトレンチのアスペクト比の上限を決定している要因を明らかにする。ASEプロセスはFig.2に示すように進む。このプロセスは、トレンチが所望の深さに達するまで、SF<sub>6</sub>ガスを流すエッチングステップ((a)と(c))と、C<sub>4</sub>F<sub>8</sub>ガスを流す保護膜堆積ステップ((b)と(d))を交互に繰り返す。




Fig. 2 The ASE process

エッチングステップでは、SF<sub>6</sub>プラズマ中のFラジカルとFイオンによるRIE反応によってSiがエッチングされる。保護膜堆積ステップでは、C<sub>4</sub>F<sub>8</sub>プラズマ中のCF<sub>x</sub>(x = 1,2,3...)ラジカル、およびそれらのイオンによる重合反応によってテフロンに近い組成を有するポリマー膜をトレンチ内壁面に堆積し、この膜

が保護膜として作用する。各エッチングステップの初期に、RIEのエッチング異方性によりトレンチ底面の保護膜が側壁面よりも先に除去される。その後、ステップが終了するまでSiのエッチングが進む。一方、側壁面ではポリマー膜が残っている間、横方向エッチングから保護される。エッチングステップと保護膜堆積ステップのステップ時間は適切に設定されている。

Fig.3に、我々がICPエッチャーを用いて標準的なASEプロセスを実行することによって得られたSiエッチングの実験結果を示す。このグラフは、深さ方向、横方向のエッチレート、およびトレンチのアスペクト比のエッチング時間依存性を表している。この実験では、マスク材料としてSiO<sub>2</sub>膜を用い、マスク開口幅は0.8 μmであった。




Fig. 3 Etching time dependence of the etch rate, the aspect ratio obtained by the normal ASE process

この実験結果は、深さ方向のエッチングレートがエッチング時間の経過と共に低下していく一方、継続的な横方向エッチングが発生していることを表している。そのため、エッチングの異方性は低下し、アスペクト比は約23で飽和している。深さ方向のエッチングレート低下は避けられない。なぜならトレンチが深くなるに従って、トレンチ底面に到達するFラジカルの入射角度の範囲は狭くなり、その密度は低下するためである。

一方、横方向へのエッチングは側壁保護が不完全なために生じている。言い換えれば、側壁面のポリマー膜は1回のエッチングステップが終了する前に除去され、その後ステップが終了するまでの間、保護膜の消滅したトレンチ側壁面が直接Fラジカルによりエッチングされることにより横方向へのエッチングが生じている。

そのため、我々は条件を変更したASEプロセスで試験した。その結果をFig.4に示す。この条件では、側壁面上の保護用のポリマー膜堆積量を増やすため、保護膜堆積ステップ時間を延ばしている。この条件では、横方向のエッチングが確実に抑制されたが、同時に深さ方向のエッチングも抑制された。

その結果、アスペクト比はFig.3における上限値を超えられない。さらに、トレンチ底面上に針状の突起が無数に形成される「ブラックシリコン」も発生した。これらの現象は底面上に保護膜が厚く堆積した結果と考えられる。なぜならASEプロセスでは、底面上にも側壁面と同様に保護膜が堆積するため、保護膜堆積ステップ時間を延ばすと底面上への堆積量も増加する。

そのためエッチングステップでこの保護膜を除去するまでの時間が増加することにより、深さ方向へのエッチングレートが低下したと考えられる。また、ブラックシリコンについては、局所的に保護膜が完全に除去できないスポットが残ってマスクの役割を果たし、それをもとに発生したと考えることができる。

これらの結果から、アスペクト比の上限を決定する要因は、ASEプロセスにおける等方的な保護膜堆積によると考えられる。




Fig. 4 The trench profile obtained by the ASE process under polymeric layer deposition increased condition

### 3. 新プロセスの着想

前述した要因を解決するために、我々は新しいD-RIEプロセスを開発した。「Dual sidewall protection layer process」と名付けた新しいプロセスを、Fig.5に示す。

このプロセスは、所望の深さに達するまで、ASEプ

ロセス((a)と(c))と第2保護膜形成プロセス((b)と(d))を交互に繰り返す。このプロセス中のASEプロセスは、Fig.2と同様である。各々のASEプロセスのプロセス時間は、エッチングステップと保護膜堆積ステップが2回以上繰り返される時間であるとする。また、それぞれのASEプロセスにおけるプラズマ条件は個別に設定する。

第2保護膜形成プロセスでは、ASEプロセス時のポリマー膜よりも高いエッチング耐性を持つ保護膜をトレンチ内壁面に形成する。各ASEプロセスの初期に、まず底面上に形成された第2保護膜がASEプロセスのエッチング異方性により側壁面よりも先に除去され、その後、ASEプロセスが終了するまでSiがエッチングされる。Siのエッチングが続く間、側壁面には第2保護膜が残っており、その上でASEプロセスのポリマー膜が、堆積と除去を繰り返している。つまり、Siがエッチングされる間、側壁面上には第2保護膜とポリマー膜からなる2重保護膜が形成される。そのため仮にポリマー膜がエッチングサイクル時に除去されたとしても、第2保護膜がまだ残っていてトレンチ側壁面が直接エッチングされるのを防いでいる。




Fig. 5 The new process ( Dual sidewall protection layer process )

もし1回のASEプロセスのプロセス時間を第2保護膜が側壁面上でFプラズマによって完全に除去されるまでの時間よりも短く設定すれば、各ASEプロセスの終了時点で第2保護膜は側壁面上に残存していることになる。次のステップで再度第2保護膜が形成され、その膜厚は十分な厚さまで回復する。その後、さらにASEプロセス、第2保護膜形成プロセスが繰り返されていく。それ故、側壁面上では2重保護膜は横方向エッチングを完全に止めることができる。

これに対して、それぞれのASEプロセスの初期を除いて底面上には第2保護膜は存在せず、深さ方向のエッチングの阻害は最小限ですむ。つまり、このプロセスでは結果として保護膜が異方的に残ることになり、エッチングの異方性を向上させることができる。

我々の新しいプロセスの概念において、第2保護膜の材料は重要である。我々は、二つの理由によりO<sub>2</sub>プラズマ照射によってSi表面に形成されるSiO<sub>2</sub>膜を選んだ。一つは、SiO<sub>2</sub>膜がFプラズマに対して、ポリマー膜よりも高いエッチング耐性を持っているためである。もう一つの理由は、熱酸化やCVDを用いなくても、O<sub>2</sub>プラズマ照射を用いればプラズマ中のOラジカル、Oイオンの作用により常温でSi表面を酸化させてSiO<sub>2</sub>膜を形成することができるためである。

さらに、O<sub>2</sub>プラズマ照射によりポリマー膜も分解して除去できるので、もし仮にトレンチ側壁にポリマー膜が残っていたとしても、SiO<sub>2</sub>膜を形成することができる。そのため、いったんエッチングチャンバーへの導入ガスにO<sub>2</sub>を加えれば、この新しいプロセスはすべてエッチングチャンバ内で導入ガスを切り替えるだけで実行することができるためである。

#### 4. 実験結果

まず最初に、我々はO<sub>2</sub>プラズマ照射によるSiベアウェハ上へのSiO<sub>2</sub>膜の形成過程を調べた。照射前と照射後のウェハ表面をXPS(X-Ray Photoelectron Spectroscopy)とエリプソメータで分析した。

Fig.6にXPSの結果を示す。左側のピークは、SiO<sub>2</sub>膜のSi-O結合に起因し、右側のピークはSiウェハのSi-Si結合に起因する。照射前のSiO<sub>2</sub>ピークは、自然酸化膜に起因している。30秒間のO<sub>2</sub>プラズマ照射後、SiO<sub>2</sub>ピークの信号が増加しており、この結果からO<sub>2</sub>プラズマ照射によってSiO<sub>2</sub>膜が形成されていることが確認された。




Fig. 6 XPS measurement on silicon surface before and after O<sub>2</sub> plasma irradiation

Fig.7に照射時間に対するSiO<sub>2</sub>膜厚の依存性を示す。この膜厚はエリプソメータによって測定した。このグラフは、照射時間2分以降で膜厚が2nm程度で飽和していることを示している。この飽和現象は、酸素原子の拡散過程がないことに起因している。なぜなら、O<sub>2</sub>プラズマ照射は常温のウェハに対して行っているからである。




Fig. 7 Irradiation time dependence of the SiO<sub>2</sub> layer thickness

Fig.3によれば、通常のASEプロセスにおける横方向へのエッチレートは約20nm/min.である。また、SiO<sub>2</sub>のエッチレートはSiのそれのおよそ1/100前後であることがこれまでの実験結果からわかっている。従って、仮に2nm厚のSiO<sub>2</sub>膜がトレンチ側壁に形成されれば、ASEプロセス時のこの膜の存在時間は約10分と見積もることができる。

それ故、新プロセスにおいて1回のASEプロセスのプロセス時間を10分以内に設定すれば、SiO<sub>2</sub>膜は各ASEプロセスが終了するまで残存することができる。しかしながら、大部分の入射酸素イオンは側壁に

平行であるので、側壁面上でのSiO<sub>2</sub>膜の形成速度はベアウェハ上より遅くなる。そのため、O<sub>2</sub>プラズマ照射プロセスの持続時間は、十分に長くとる必要がある。

次に我々は新しいプロセスの有効性を実験的に検証した。この実験では実際にASEプロセスとO<sub>2</sub>プラズマ照射プロセスを交互に繰り返した。つまり1回あたり10分以内のASEプロセスを行うごとにO<sub>2</sub>プラズマ照射プロセスを数分間行うサイクルを繰り返した。また、各ASEプロセス、およびO<sub>2</sub>プラズマ照射プロセスでのプラズマ条件は個別に設定した。このときASEプロセスによる合計のエッチング時間は70分であった。

なお、この実験ではSiO<sub>2</sub>マスクを用い、マスク開口幅は0.8μmであった。新しいプロセスを用いたエッチング結果をTable 1に示す。比較として従来のASEプロセスを用いて70分間エッチングした結果もTable 1に示す。

Table 1 Etching results obtained by the conventional process (the normal ASE process) and the new process

	The conventional process	The new process
Trench profile		
Trench depth (μm)	51.2	50.6
Trench width (μm)	2.21	1.10
Aspect ratio	23	46

従来のASEプロセスではトレンチ深さが51.2μmに達したとき、トレンチ幅は2.21μmまで広がった。一方新しいプロセスでは、トレンチ幅が50.6μmに達したときのトレンチ幅は1.10μmであった。

この相違は、新しいプロセスにおいて横方向エッチングがほぼ完全に抑制されていることを意味している。そのため、アスペクト比は46まで向上させることができ、従来プロセスでの限界を大きく超えることができた。また、ブラックシリコンのような異常なエッチングは見られなかった。今後プラズマ条件を適正化させることにより、最高アスペクト比はさらに向上させることができると考えられる。

### 5. 結論

我々はD-RIE技術において、従来プロセスにおけるトレンチのアスペクト比を制限する要因が保護膜の等方的な形成にあることを明らかにした。そこで、この要因を解決するために保護膜を異方的に残す新しいプロセスを開発した。このプロセスでは、従来プロセス(ASEプロセス)とO<sub>2</sub>プラズマ照射プロセスを交互に繰り返している。その結果、Siをエッチングする間、トレンチ側壁面には、SiO<sub>2</sub>膜とポリマー膜から成る2重保護膜を形成し、横方向エッチングをほぼ完全に抑えることができた。

一方、底面上には各従来プロセスの初期を除いてSiO<sub>2</sub>膜は存在せず、深さ方向へのエッチレート低下は最小限で済む。その結果、アスペクト比を大幅に向上させることができた。さらにこのプロセスは、エッチングチャンパー内に導入するガスを切り替えるだけで実行することができる。このプロセスにより、より微細かつ3次元的なMEMS(Micro Electro Mechanical Systems)デバイスの形成が可能になると考えられる。


### < 参考文献 >

- 1) F.Larmer, A.Schilp, German patent DE4241045
- 2) F. Larmer, A. Schilp, K. Funk, M. Offenbergl, " BOSCH DEEP SILICON ETCHING : IMPROVING UNIFORMITY AND ETCH RATE FOR AVDANCED MEMS APPLICATIONS ", Technical Digest MEMS 99, pp. 211-216, Florida, USA
- 3) K. Kuhl, S. Vogel, U. Schaber, R. Schafflik, B. Hillerich, " Advanced silicon trench etching in MEMS applications ", Part of the SPIE Conference on Micromachining and Microfabrication Process Technology , pp. 97-105, California, September(1998)

- 4) R. J. Shul, C.G. Willison, L. Zhang, " SELECTIVE, DEEP Si TRENCH ETCHING WITH DIMENSIONAL CONTROL ", Part of the SPIE Conference on Micromachining and Microfabrication Process Technology , pp. 252-261, California, September (1998 )
- 5) J. Bhardwaj, H. Ashraf, A. McQuarrie, " Dry silicon etching for MEMS ", Sympo-sium on Microstructuring and Microfab-ricated Systems at the Annual Meeting of the Electrochemical Society, Montreal, May( 1997 )
- 6) A. A. Ayon, R. Braff, C. C. Lin, H. H. Sawin, M. A. Schmidt, " Characterization of a Time Multiplexed Inductively Cou-pled Plasma Etcher ", Journal of The Electrochemical Society, 146( 1 ) pp. 339- 349( 1999 )



< 著 者 >



大原 淳士  
(おおはら じゅんじ)

基礎研究所  
マイクロマシン, Si半導体センサ関連の研究開発に従事.



大矢 信之  
(おおや のぶゆき)

基礎研究所  
化合物半導体におけるFETデバイス関連の研究開発に従事.



加納 一彦  
(かのう かずひこ)

基礎研究所  
Si半導体センサ関連の研究開発に従事.



大塚 義則  
(おおつか よしのり)

基礎研究所  
半導体センサ関連のデバイス・プロセス, 自動車用LSIの研究開発に従事.



竹内 幸裕  
(たけうち ゆきひろ)

基礎研究所  
化合物半導体のデバイス・結晶成長, Si半導体センサ関連の研究開発に従事.



秋田 成行  
(あきた しげゆき)

基礎研究所  
半導体センサ, 自動車用LSI, ASIC機能回路の研究開発に従事.