

デッドタイム制御機能内蔵 SiC MOSFET 用ゲートドライバの開発*

Development of the Dead Time Controlled Gate Driver for SiC MOSFET

丹羽 章雅
Akimasa NIWA

今澤 孝則
Takanori IMAZAWA

山本 昌弘
Masahiro YAMAMOTO

笹谷 卓也
Takanari SASAYA

磯部 高範
Takanori ISOBE

只野 博
Hiroshi TADANO

In comparison with Silicon IGBT, Silicon Carbide (SiC) MOSFET is expected to reduce switching loss and conduction loss, as well as to remove external free-wheeling diodes. However, its body diode has comparatively high forward voltage, therefore, the diode conduction loss generated during dead time increases. This work proposes a simple dead time controller integrated in an isolated gate driver in order to reduce the diode conduction loss. The proposed method can shorten the diode conduction time within 0.1 μ s. The experimental results showed 1% higher efficiency of the converter with the proposed dead time controller compared to that without dead time controller, and the efficiency was the similar level as when a SiC Schottky Barrier Diode was used as free-wheeling diodes.

Key words :

SiC-MOSFET, body diode, dead time, gate driver

1. はじめに

HEV用インバータのパワーデバイスには主にSi-IGBT (Insulated Gate Bipolar Transistor) が用いられているが、その性能はSiの物性限界に達したと言われており、新素材であるSiCへの期待が高まっている^{1) 2)}。近年、デバイス関連メーカーではSiC-MOSFETの開発が加速しており、車両メーカーでもSiC-MOSFET搭載車による走行試験が行われたり、量産の燃費電池車 (Fuel Cell Vehicle : FCV) への採用を発表するなど、SiCデバイスの車載実用化は目前に迫っている^{3) 4)}。

SiC-MOSFETはSi-IGBTに比べ、スイッチング損失や導通損失の低減、さらには内蔵ダイオードを利用した外付け環流ダイオード (Free Wheeling Diode:

FWD) の削減といった期待がある。内蔵ダイオード利用はSiCチップ使用量の削減効果が大きいと、SiC車載実用化には高い期待があるものの、内蔵ダイオードをFWDとして使用すると損失が大幅に増加する問題がある。これは、SiCは広い禁制帯幅を持つためにダイオードの順方向電圧が高くなることに起因する。

これに対し、ダイオード導通損失の発生期間であるデッドタイムを短くすることで損失増加を抑制するデッドタイム制御手法が数多く提案されている⁵⁾⁻¹²⁾。低圧用途で最も良く知られる動的デッドタイム制御は、素子電圧をモニタすることでデッドタイムを検出し、動的に短縮していく手法である⁵⁾⁻⁸⁾。しかしながら、この手法をHEV用インバータなどの高電圧システム

* (一社) 電気学会の了承を得て、論文誌D Vol.136 No.2 P145-151 および論文誌C Vol.137 No.2 P208-215 より一部加筆して転載

に応用しようとする、数百Vを超える電圧を数十ns程度のわずかな時間で検出する必要があるため、実用化は容易ではない。

一方、高電圧システム向けに工夫された手法もいくつか提案されている⁹⁾¹⁰⁾。Grezaudらは、パワーデバイスの寄生容量をスイッチング時刻の検出に利用することで、デッドタイムを15nsまで短縮できたと報告している¹⁰⁾。ところが、これらの手法はDC電圧が一定のVSC (Voltage Source Converter) のみを前提としており、複数のレグで構成されるインバータへの応用は原理上困難である。

本稿では、早期のSiC車載実用化を目指し、HEVインバータにも応用可能なデッドタイム制御手法を提案する。SiC-MOSFET内蔵ダイオードをFWDとして活用することを前提に、SiC-SBDと同等の損失に抑えることを目標とし、SiC-MOSFETに備わる電流センスFETを活用することで高速なデッドタイム制御を実現する。提案回路の動作と特長について述べ、制御安定性についても考察する。最後に、試作したゲートドライバによる性能検証の結果について述べる。

2. デッドタイムに関する問題

SiC-MOSFETを適用したHEVインバータシステムの概要図をFig. 1に示す。HEVインバータシステムは1つ以上の3相インバータと昇圧コンバータで構成される。ゲートドライバは、アイソレータを介してマイコンと接続されており、デッドタイムが付与されたPWM信号のレベルに応じてSiC-MOSFETのゲートをオン/オフ制御する。上下アームのMOSFETがともにオフ状態となるデッドタイムには、上下いずれかのダイオードがオンするため、ダイオードの導通損失が発生する。

Fig. 2にSiC-MOSFETの内蔵ダイオード特性を示す。特性計測には、デンソー製SiC-MOSFETの6mm²チップと、それと同じサイズのSBDを使用した。同図から分かるように、SiC-MOSFET内蔵ダイオードの順方向電圧はSiC-SBDの4倍程度高くなっている。これは、SiCの禁制帯幅が広くpn接合のビルトイン電圧が約2.5Vと高いことに起因する。従って、

内蔵ダイオードをFWDとして利用する際には、その導通損失増加が問題となる。





Fig. 1 Schematic of SiC inverter system




Fig. 2 Characteristics of SiC MOSFET intrinsic bodydiode




Fig. 3 SiC-MOSFET and diode losses

昇圧コンバータを例に、FWDにSiC-SBDを使用した場合と、内蔵ダイオードを使用した場合の損失の比較結果をFig. 3に示す。SiC-MOSFETによる高周波化を想定してキャリア周波数は100kHzとし、マイコ

電動化




Fig. 4 Circuit schematic of the proposed gate driver

ンにおけるデッドタイム値 t_{DT} は、カプラや駆動回路の遅延ばらつき改善を考慮して現状値の $5 \mu\text{s}$ より短い $1.5 \mu\text{s}$ とした。なお、逆回復電流への影響も考慮し、MOSFET のスイッチング損失も積み上げている。内蔵ダイオードを FWD とした場合の損失は、SiC-SBD を FWD とした場合より 55 W 多く、その大半をダイオード導通損失が占める結果となった。

ダイオード導通損失はデッドタイム中に発生する。我々は内蔵ダイオードの損失を SiC-SBD と同等まで低減することを目指し、目標デッドタイムを現状システムの $1/50$ である $0.1 \mu\text{s}$ とした。

3. 提案する SiC-MOSFET 用ゲートドライバ

3.1 デッドタイム短縮手法

提案するゲートドライバの回路構成を Fig. 4 に示す。提案回路は、SiC-MOSFET に備わる電流センス FET を用いて自アームの V_{DS} をモニタし、内蔵ダイオードへの転流を検出してゲートオンすることでデッドタイムを短縮する。カプラを用いないためデッドタイムを短くでき、追加部品も不要なためコスト抑制にも効果がある。

ここで、電流センス FET とはパワーデバイスの電流を分流するための小型の FET で、本来はデバイスの短絡保護に用いられる¹³⁾。電流センス FET を搭載した SiC-MOSFET のチップ写真を Fig. 5 に示す。赤矢印で示した領域が電流センス FET であり、端子 SS




Fig. 5 SiC MOSFET

は、電流センス FET のソース端子である。

電流センス FET (M_{SH}) のソース端子 SS は、ドライバ内のコンパレータ入力端子 CMPH に接続されており、自アームがオフ状態では電源 V_{DDH} に固定されている。電流がデッドタイム中に内蔵ダイオードへ転流すると、コンパレータはハイレベルを出力するよう構成されており、制御入力 INH' がハイレベルでなくともゲート出力 OUTH をハイレベル出力することができる。また、スイッチ信号 SWH は、短絡電流検出とデッドタイム制御とを切り替える信号であり、コンパレータの後段のワンショット回路は、 V_{DS} のリングングに伴うチャタリング対策である。

Fig. 6 は、上アームがダイオード動作する場合のタイミングチャートである。同図を用いて、提案回路の典型的な動作概要を説明する。下アームがターンオフして上アーム MOSFET (M_{MH}) の V_{DS} が減少し、 M_{MH} の内蔵ダイオードがオンすると、電流セン

ス FET (M_{SH}) の内蔵ダイオードもオン状態となる。このタイミングで、コンパレータ入力電圧 V_{CMPH} は、 V_{DDH} から閾値電圧 V_{REF} 以下に落ちるため、コンパレータ出力はハイレベルとなる。

M_{MH} の内蔵ダイオードのオン状態を検出した後は V_{DS} のモニタは不要となるため、スイッチ SWL をハイレベルにして、本来の電流センス FET の使用形態である短絡保護モードに切り替える。そして、短絡保護モードに切替わった t_1 後に、ワンショット回路がゲートオン指令を出力し、INH の状態に関わらずゲート出力をハイレベルとすることでデッドタイムが短縮される。




Fig. 6 Proposed dead time shortening operation

3.2 提案法の特長

提案するデッドタイム短縮手法の特長を以下に示す。

① 応答性が高い・ノイズ耐性が高い

絶縁素子を用いる従来方式¹¹⁾に比べ、ダイオード導通時間を短くできる。さらに、電流センス FET は寄生容量が小さいため制御回路に混入するノイズ

も小さく、フィルタ回路を簡素化できるため、高応答な制御を実現することができる。

また、電流センス FET に流れる電流を検出する方式¹²⁾と比べ、コンパレータの閾値設計は容易で、出力電流の変動等にもロバストで安全なスイッチングを実現することができる。

② 外付け部品が不要

電流センス FET は SiC-MOSFET に備わっており、コンパレータ等の回路もゲートドライバに集積化できる。SiC-MOSFET とドライバ以外の外付け部品が不要であり、回路を小型・低コストに実現することができる。

③ 短絡保護機能と共用可能

電流センス FET の本来の機能である短絡電流の検出と、デッドタイム制御を一つの電流センス FET で実現できる。短絡電流を検出する必要がある期間は、自アームがオン状態のみであるのに対し、 V_{DS} のモニタが必要な期間は自アームがオフ状態のみである。自アームのオン/オフ状態に応じて、電流センス FET を時分割に活用することで、両機能の共用が可能である。

4. 安定動作のための設計と考察

4.1 不安定動作メカニズム

提案法では、スイッチングにより V_{DSH} が変動すると、電流センス FET (M_{SH}) の寄生容量を介してノイズ電流がドライバ側に流れる。ドライバの設計次第では、このノイズ電流が原因となってゲート制御が不安定となる場合がある。本章では、その原理について説明し、具体的な対策指針について述べる。

Fig. 7 に、ノイズ電流により誤動作する際の波形を正常動作と比較して示す。自アームの MOSFET がオフの時、コンパレータ入力電圧 V_{CMPH} は電源電圧 V_{DDH} と同電位である。ここで対向アームがオフして V_{DSH} が低下すると、正常な動作では M_{SH} の内蔵ダイオードがオンする時刻 t_2 からコンパレータ入力電圧 V_{CMPH} は低下する。ところが、ノイズ電流が大きい場合は、ノイズ電流が流れる時刻 t_1 から V_{CMPH} の低下が始まる。 V_{CMPH} がコンパレータ閾値を下回るとゲ

トオンするため、上下短絡を引き起こすことになる。




Fig. 7 Unstable operation due to parasitic current

4.2 過渡解析

ノイズ電流による不安定動作を防止するため、本節ではスイッチング時における電流センス FET の過渡特性を解析し、安定動作のための設計指針を導出する。

SiC-MOSFET に備わる電流センス FET は、そのソース端子とメイン FET のソース端子間に一定以上の電圧（以下、絶縁分離耐圧）がかかるとリーク電流が増大するため、一般に絶縁分離耐圧以下で使用される¹³⁾。ノイズ電流伝搬経路を絞り込む観点からも、電流センス FET のソース端子に接続する電源電圧は絶縁分離耐圧以下（本報告では +5V）での使用を前提に議論する。




Fig. 8 Equivalent circuit around the current sense FET

Fig. 8 に、提案法における電流センス FET 周辺の等価回路を示す。同図において、電流センス FET (M_{SH}) の寄生容量を $C_{GSH,S}$ 、 $C_{DSH,S}$ 、 $C_{GDH,S}$ とし、コンパレータ入力端子 $CMPH$ における容量成分を C_{CMPH} と表記する。また、 R_G は SiC-MOSFET のゲート抵抗で、 R_S は M_{SH} のソースと電源間の電流調整抵抗である。

対向アームがオフして自アームの V_{DSH} が減少すると、 M_{SH} の出力容量 $C_{DSH,S}$ にも電流 $I_{CDSH,S}$ が流れる。この電流は、内蔵ダイオードへの転流が完了するまで C_{CMPH} 、 $C_{GSH,S}$ にも流れ続けるため、この期間の電圧変動量 ΔV_{CMPH} は式 (1) のように表すことができる。

$$\begin{aligned} \Delta V_{CMPH} &= \frac{1}{C_{CMPH} + C_{GSH,S}} \int_{t_1}^{t_2} (I_{CDSH,S} - I_{RS}) dt \\ &= \frac{C_{DSH,S}}{C_{CMPH} + C_{GSH,S}} \Delta V_{DSH} \dots\dots\dots (1) \end{aligned}$$

ここで、Fig. 9 に SiC-MOSFET の容量特性を示す。電流センス FET のアクティブ面積はメイン FET の 1/10,000 程度であるため、寄生容量 $C_{DSH,S}$ は一般に小さい。Fig. 9 の例では、数 pF 程度であるため、ノイズ電流 $I_{CDSH,S}$ は数 mA と小さくなり、SiC-MOSFET とゲートドライバ間の寄生インダクタンスの影響も十分に小さくなるため、寄生インダクタンスに関する項は省略した。 I_{RS} は電圧 V_{CMPH} が変動することにより生じる電流で、 I_{RS} による ΔV_{CMPH} はスイッチング時間 ($t_2 - t_1$) に左右される。スイッチング時間の影響を受けない設計指針とするため、 $I_{RS} = 0$ として簡略化した。




Fig. 9 $C_{DS} - V_{DS}$ characteristics of SiC MOSFET

式 (1) から分かるように、不安定動作の要因であるスイッチング時の電圧変動 ΔV_{CMPH} は、電流センス

FET (M_{SH}) の寄生容量と CMPH 端子の寄生容量とのバランスで決まる。つまり、安定動作の実現には、①電流センス FET の寄生容量を小さく設計する、または②コンパレータ入力容量を大きく設計することが必要であり、以上の点について実験的な確認を行った。

4.3 過渡特性の検証と考察

実験には、電流センス機能付きの SiC-MOSFET を用い、CMPH の容量値を外付けコンデンサで調整し、スイッチングさせた際の V_{CMPH} を観測する方法で実施した。ノイズ電流による ΔV_{CMPH} を計測するため、電流センス FET の内蔵ダイオードがオンしないよう制御回路の基準電位を下げ、ノイズ電流が最大となる条件とするため V_{DS} を制御上限値の 500 V として実験を行った。

実測波形を Fig. 10 に示す。ノイズ電流による電圧変動 ΔV_{CMPH} は、 V_{DSH} が 500 V から 0 V までの期間に発生する。前節で述べたとおり、 C_{CMPH} 値によって ΔV_{CMPH} も変化した。Fig. 11 に、 ΔV_{CMPH} と C_{CMPH} の関係を計算値との比較で示す。計算値は、式 (1) をもとにして電流センス FET の寄生容量の V_{DS} 依存性を考慮して算出している。Fig. 11 から分かるように、20kV/ μ s と高速にスイッチングさせた場合でも ΔV_{CMPH} は 3V 程度と十分低く抑えられることが確認できた。また、実測値は計算値とほぼ一致する結果となり、導出式 (1) が妥当であることも明らかとなった。




Fig. 10 Measured waveforms of V_{DSH} and V_{CMPH}




Fig. 11 Comparing with theoretical value

次に、 C_{CMPH} がデッドタイムに及ぼす影響について考察する。提案法において、デッドタイムに最も影響を及ぼすのは、 V_{CMPH} の変動を検出するコンパレータの応答時間である。 C_{CMPH} を大きくすることは不安定動作抑制には効果がある一方で、コンパレータ応答時間 T_{CMPH} を長くするため、応答時間の C_{CMPH} 依存性を計算により求めた。

Fig. 12 から明らかなように、不安定動作抑制のために C_{CMPH} を 1500 pF 付与した場合でも、コンパレータは 80 ns で反応することができ、 ΔV_{CMPH} を高応答に検出できることがわかる。この結果が、電流センス FET の寄生容量 C_{DSH_S} が小さいことに起因するのは式 (1) から明らかである。電流センス FET は一般に過電流検出用途に設計されるが、制御用途に寄生容量の小さな FET を設計できれば、デッドタイムのさらなる短縮も可能である。




Fig. 12 Comparator response time $T_{Cmpl} \sim C_{Cmpl}$

5. ゲートドライバ試作および評価結果

Fig. 13 に、試作した SiC-MOSFET 用ゲートドライバと、ゲートドライバを内蔵した SiC-MOSFET 2in1 モジュールを示す。モジュールは 2つの SiC-MOSFET と 2つのゲートドライバのみで構成されており、コンパクトに設計することができた。ゲートドライバは $0.5\mu\text{m}$ BiCDMOS プロセスにて試作し、ダイサイズは $7\text{mm} \times 4\text{mm}$ となった。テストチップであるためダイサイズは余裕をもって設計したものの、デッドタイム制御回路 (DTC) は 0.8mm^2 と小さく設計できており、ドライバチップのコストアップはわずかと考える。

試作した SiC-MOSFET モジュールを用いて、Fig. 14 に示す昇圧コンバータを構成し、提案法によるデッドタイム制御の安定性と電力変換効率の改善効果を検証した。

デッドタイム制御の安定性について検証した結果を Fig. 15 に示す。出力電流を 10A, 20A, 30A と変化させた場合、出力電流に応じて V_{GSL} のオフ時刻は変化しているが、 V_{DSH} が 0V となってから、 V_{GSH} がゲート閾値電圧を超えるまでのダイオード導通時間は 80 ns ~ 84 ns と安定している。また出力電流 30A の条件では、 $20\text{kV}/\mu\text{s}$ 以上の速度で動作しているが誤動作は発生しておらず、提案法はスイッチングノイズに対し




Fig. 13 Prototyped gate driver and SiC MOSFET module

ロバストに動作することも確認できた。




Fig. 14 Experimental environment




Fig. 15 Experimental waveforms




Fig. 16 Power conversion efficiency of boost converter

次に、効率評価の結果について述べる。P.G. 出力段のデッドタイムが $1.5\mu\text{s}$ となるよう入力信号 INH/INL を調整し、提案回路を適用して動作させた場合 (DTC on) と適用せず動作させた場合 (DTC off) のそれぞれについて、入力電圧 250 V、出力電圧 500 V、キャリア 100 kHz の条件でコンバータ動作させ、電力変換効率を測定した。なお、主回路損失の差についてのみ論じるため、駆動回路における電力損失は含んでいない。Fig. 16 に効率試算値とともに測定結果を示す。測定結果は試算値にはほぼ一致しており、期待どおりの効果が得られた。また、全測定範囲において、SiC-SBD を用いた場合と同等以上の効率が得られており、提案法による高い効率改善効果を確認することができた。

6. おわりに

SiC-MOSFET 内蔵ダイオードの損失低減を目的に、デッドタイム制御機能を内蔵したゲートドライバを開発した。提案法は、インバータの動作条件によらずデッドタイムを $0.1\mu\text{s}$ 以下に安定制御することが可能であり、内蔵ダイオードを FWD として使用した場合でも、SiC-SBD 使用時と同等の損失低減効果があることを明らかにした。

本稿で紹介したゲートドライバの他にも、デンソーでは SiC に関連する様々な技術開発が進められており、既に実用化のステージに移行しつつある。今後は、

SiC 関連技術を集約したインバータ開発を通じて、駆動技術としての完成度を高め、SiC 搭載車の普及に貢献していきたい。

参考文献

- 1) 鶴田：「SiC 半導体パワーデバイスの車載実用化の展望」, デンソーテクニカルレビュー Vol. 16 (2011), pp.90.
- 2) K. Hamada, et al.: "SiC-Emerging Power Device Technology for Next-Generation Electrically Powered Environmentally Friendly Vehicles", IEEE Trans. ED, Vol. 62, No. 2 (2015), pp.278.
- 3) トヨタ自動車プレスリリース 2015.1.29 <http://newsroom.toyota.co.jp/en/detail/5725437>
- 4) 本田技研工業プレスリリース 2016.3.10 <http://www.honda.co.jp/news/2016/4160310.html>
- 5) J. S. Yu, et al.: "Digital dead-time control for an integrated tri-mode buck-boost DC-DC converter," in Proc. ECCE Asia (2015), pp. 1768.
- 6) S. Lee, et al.: "Accurate Dead-Time Control for Synchronous Buck Converter With Fast Error Sensing Circuits," IEEE Trans. Cir. And Sys-I, vol. 60, no. 11 (2013), pp.3080.
- 7) W. Yan, et al.: "Dynamic dead-time controller for synchronous buck DC-DC converters," IEEE Electron. Letters, vol. 46, no. 2 (2010), pp. 164.
- 8) S. Zhen, et al.: "A High Efficiency Synchronous Buck Converter with Adaptive Dead Time Control for Dynamic Voltage Scaling Applications," in Proc. IEEE/IFIP 19th International Conference on VLSI and System-on-Chip (2011), pp.43.
- 9) Z. Zhang, et al.: "Dead-Time Optimization of SiC Devices for Voltage Source Converter," in Proc. IEEE APEC (2015), pp.1145.
- 10) R. Grezard, et al.: "A Gate Driver With Integrated Deadtime Controller," IEEE Trans. Power Electronics, vol. 31, no. 12 (2016), pp. 8409.
- 11) 渡辺, 他: "半導体装置に PWM インバータのデッドタイム短縮方法及び装置", 公開特許公報, 特開平 11-41078
- 12) 中山靖・中武浩:「同期整流回路」, 公開特許公報, 特開 2014-14213
- 13) A. Furukawa, et al.: "Low On-Resistance 1.2kV 4H-SiC MOSFETs Integrated with Current Sensor," in Proc. ISPSD (2011), pp.288.

著者



丹羽 章雅

にわ あきまさ

先端研究3部 博士(工学)
SiC用ゲートドライバはじめ半導体回路の研究に従事



今澤 孝則

いまざわ たかのり

先端研究3部
SiC用駆動回路およびモジュールの研究に従事



山本 昌弘

やまもと まさひろ

先端研究3部
SiC用ゲートドライバはじめ半導体回路の研究に従事



笹谷 卓也

ささや たかなり

先端研究3部
パワー半導体の駆動回路から車載電力変換器にわたる研究開発に従事



磯部 高範

いそべ たかのり

筑波大学
数理物質系准教授 博士(工学)
電力システム、無効電力補償装置およびソフトスイッチング回路の研究に従事



只野 博

ただの ひろし

筑波大学
数理物質系教授 工学博士
新型パワーデバイスを用いた電力変換回路の研究に従事